A IBM Research revelou um avanço promissor no campo da inteligência artificial (IA) com o lançamento de um chip de IA analógico que se baseia na arquitetura do cérebro humano. Enquanto as redes neurais profundas têm sido os protagonistas das conquistas emocionantes da IA generativa, a sua configuração tem sido um obstáculo virtual para a eficiência máxima. No entanto, a IBM encontrou inspiração na estrutura do cérebro humano para superar esse desafio.

O artigo intitulado “A 64-core mixed-signal in-memory compute chip based on phase-change memory for deep neural network inference” (Um chip de computação em memória de sinal misto de 64 núcleos baseado em memória de mudança de fase para inferência de redes neurais profundas, em tradução livre) publicado na Nature Electronics em 10 de agosto, apresenta a nova abordagem dos pesquisadores da IBM.

Leia mais:

Eles criaram um chip de IA de sinal misto de última geração, projetado para melhorar a eficiência e reduzir o consumo de bateria em projetos de IA.

publicidade

Thanos Vasilopoulos, co-autor do estudo e pesquisador do laboratório de pesquisa da IBM em Zurique, Suíça, explicou: “O cérebro humano é capaz de alcançar um desempenho notável consumindo pouca energia.”

Como o chip funciona

  • O chip de sinal misto da IBM opera de maneira semelhante à forma como os neurônios interagem no cérebro.
  • Ele possui 64 núcleos analógicos em memória, cada um abrigando uma matriz de unidades de células sinápticas.
  • Conversores garantem transições suaves entre estados analógicos e digitais.
  • De acordo com a IBM, os chips atingiram uma taxa de precisão de 92,81% no conjunto de dados CIFAR-10, uma coleção amplamente usada de imagens para treinamento em aprendizado de máquina.

Mostramos uma precisão de inferência quase equivalente ao software com ResNet e redes de memória de longo prazo.

Thanos Vasilopoulos

ResNet, abreviação de rede neural residual, é um modelo de aprendizado profundo que permite o treinamento em milhares de camadas de uma rede neural sem prejudicar o desempenho.

Para alcançar melhorias ponta a ponta em latência e consumo de energia, o chip AIMC deve ser combinado com operações digitais no chip e comunicação no chip.

Thanos Vasilopoulos
ibm
Resultados de medição para previsão de caracteres usando LSTM. Imagem: Nature Electronics (2023).

Ele acrescentou que o chip multicore AIMC foi projetado e fabricado em tecnologia de metal-óxido-semicondutor complementar (CMOS) de 14 nm, com memória de mudança de fase integrada na parte posterior do chip.

Com essa melhoria de desempenho, Vasilopoulos observou que “cargas de trabalho maiores e mais complexas poderiam ser executadas em ambientes de baixa potência ou com restrições de bateria.” Isso incluiria celulares, carros e câmeras.

“Além disso, provedores de serviços em nuvem poderão utilizar esses chips para reduzir os custos de energia e a pegada de carbono,” acrescentou.

A IBM afirmou que, com melhorias futuras na circuitaria digital, a ativação de camada a camada e o armazenamento de ativação intermediária na memória local permitirão a execução de cargas de trabalho de inferência totalmente segmentadas nesses chips.

No seu blog pessoal, Vasilopoulos comentou sobre o mais recente feito da IBM: “Com este trabalho, muitos componentes necessários para realizar plenamente a promessa da IA Analógica, para uma IA eficiente e com bom desempenho energético, foram validados em silício.”

Já assistiu aos novos vídeos no YouTube do Olhar Digital? Inscreva-se no canal!